UNIDAD 1V1A.pptx

By karina.rosas | Updated: Aug. 20, 2020, 1:49 a.m.

Slideshow Video

SHARE THE AWESOMENESS

Introducción al lenguaje de vhdl

Education

create your own animated videos for free

_abc cc

* Powtoon is not liable for any 3rd party content used. It is the responsibility of each user to comply with 3rd party copyright laws.

Embed code

Select a size, the embed code changes based on your selection.

_abc Powtoon Transcript

DISEÑO DIGITAL 
M.I KARINA ROSAS PALETA
¿QUE SIGNIFICA VHDL?
*  VHDL es acrónimo proveniente de la combinación de dos acrónimos: VHSIC (Very High Speed Integrated Circuit) y HDL (Hardware Description Language).
1.1. Elementos del lenguaje VHDL.
*  La estructura general de un programa en VHDL está formada por módulos o unidades de diseño, cada uno de ellos compuesto por un conjunto de declaraciones e instrucciones que definen, describen, estructuran, analizan y evalúan el comportamiento de un sistema digital
Existen cinco tipos de unidades de diseño en VHDL
*  Declaración de entidad (entity declaration)
*   Arquitectura (architecture)
*  Configuración (configuration)
*  Declaración del paquete (package declaration) 
*  Cuerpo del paquete (package body) 
*  En el desarrollo de programas en VHDL pueden utilizarse o no tres de los cinco módulos, pero dos de ellos (entidad y arquitectura) son indispensables en la estructuración de un programa
¿Qué son las declaraciones de entidad?
*  Las declaraciones de entidad, paquete y configuración se consideran unidades de diseño primarias, mientras que la arquitectura y el cuerpo del paquete son unidades de diseño secundarias porque dependen de una entidad primaria que se debe analizar antes que ellas.
-- Ejemplos de asignación
EJEMPLO 1
SOLUCION
La declaración de la entidad quedaría de la siguiente forma:
-- Declaración de la entidad
Entity circuito is
	port(a3,b3,a2,b2,a1,b1,a0,b0:in bit;
				u1: out bit);
end circuito;

UNIDAD 1V1A.pptx

Copy this link to share with friends and colleagues:

WELCOME TO POWTOON!